慕课-英华学堂

计算机硬件基础

课程类型：选修课

发布时间：2023-02-18 18:33:12

主讲教师：崔丽群

课程来源：辽宁工程技术大学

建议学分：0.00分

课程编码：xtzx2970

课程介绍

课程目录

教师团队

第1章计算机系统概论

s 了解课程（11分钟）

s 1.2 计算机的工作过程（10分钟）

s 1.4 计算机系统的性能评价指标（26分钟）

第2章数据的机器级表示与处理

s 2.1.1 数制和编码（18分钟）

s 2.1.2 数制转换和编码（21分钟）

s 2.2.1 计算机中的数据（20分钟）

s 2.2.2 定点数的表示（19分钟）

s 2.2.3 原码、反码、补码和移码的相互转换（13分钟）

s 2.2.4 C语音中的整数（18分钟）

s 2.3.1 浮点中的表示（14分钟）

s 2.3.2 IEEE754标准（21分钟）

s 2.4 数据的存储（26分钟）

s 2.5.1 定点数的加减运算（25分钟）

s 2.5.2 定点数的乘法实现方法（19分钟）

s 2.5.3 定点数的乘法（21分钟）

第3章存储系统

s 3.1 存储器技术（31分钟）

s 3.2.1 主存储器的结构和基本操作（20分钟）

s 3.2.2 主存储器的扩展（22分钟）

s 3.2.3 主存储器的组成与控制（24分钟）

s 3.2.4 存储器的读写操作（20分钟）

s 3.3.1 Cache的程序访问局部性原理（21分钟）

s 3.3.2 Cache的工作原理（29分钟）

s 3.3.3 cache的地址映射-直接映射（24分钟）

s 直接映射（16分钟）

s 3.3.4 Cache的地址映射-全相联映射（17分钟）

s 3.3.5 Cache的地址映射-组相联映射（29分钟）

s 3.3.6 Cache地址映射的关联度（13分钟）

s 3.3.7 Cache的替换算法（23分钟）

s 3.4.1 虚拟存储器概述（10分钟）

s 3.4.2 段式虚拟存储器（11分钟）

s 3.4.3 页式虚拟存储器（7分钟）

s 3.4.4 段页式虚拟存储器（10分钟）

s 3.4.5 快表和慢表（11分钟）

s 3.5.1 IA-32系统地址转换（13分钟）

s 3.5.2 逻辑地址转换为线性地址（7分钟）

s 3.5.3 线性地址转换为物理地址（10分钟）

第4章指令系统和程序机器级表示

s 第4章教学要求（5分钟）

s 机器指令和汇编指令（5分钟）

s 4.2.1 寄存器组织（12分钟）

s 4.2.2 寄存器组织（二）标志寄存器（12分钟）

s 4.3.1 存储器组织（15分钟）

s 4.3.2 实地址下的地址转换（14分钟）

s 4.4 数据类型和格式（8分钟）

s 4.5.1 IA-32数据寻址方式（8分钟）

s 4.5.2 立即寻址和寄存器寻址（9分钟）

s 4.5.3 存储器寻址中EA的组成（12分钟）

s 4.5.4 直接寻址（7分钟）

s 4.5.5 寄存器间接寻址和寄存器相对寻址（8分钟）

s 4.5.6 基址变址寻址（4分钟）

s 4.5.7 相对基址变址寻址（3分钟）

s 4.5.8 带比例的变址寻址（4分钟）

s 4.6.1 数据传送指令（12分钟）

s 4.6.2 堆栈指令（18分钟）

s 4.6.3 地址传送指令（4分钟）

s 4.6.4 输入输出指令（13分钟）

s 4.6.5 加法指令（16分钟）

s 4.6.6 减法指令（8分钟）

s 4.6.7 乘法指令（9分钟）

s 4.6.8 符号扩展指令（6分钟）

s 4.6.9 逻辑运算指令（15分钟）

s 4.6.10 移位指令（11分钟）

s 4.6.11 无条件转移指令（17分钟）

s 4.6.12 条件转移指令（4分钟）

s 4.7.5 过程调用的反汇编和调试（12分钟）

第5章 CPU的结构和程序执行

s 第5章教学要求（4分钟）

s 5.1.1 程序执行概述（14分钟）

s 5.1.2 指令周期（11分钟）

s 5.2.1 CPU的主要寄存器（7分钟）

s 5.2.2 CPU的结构和工作原理（9分钟）

s 5.3.1 数据通路（10分钟）

s 5.3.2 单总线数据通路（14分钟）

s 5.3.3 双总线数据通路（10分钟）

s 5.3.4 三总线数据通路（6分钟）

s 5.4.1 指令流水线（14分钟）

s 5.4.2 数据相关的三种形式（15分钟）

s 5.4.3 流水线冒险的解决方法（13分钟）

第6章中断及中断控制

s 第6章教学要求（3分钟）

s 6.1.1 异常和中断概述（13分钟）

s 6.1.2 异常和中断的分类（12分钟）

s 异常和中断的响应（8分钟）

s IA-32的CPU中断管理—实模式下中断系统（11分钟）

s 8259A中断控制器—功能和内部结构（11分钟）

s 中断程序设计举例（17分钟）

第7章输入/输出系统

s 7.1输入输出系统概述（14分钟）

s 7.2 输入输出硬件系统（12分钟）

s 7.3.1CPU与外设的数据交换方式—程序查询方式（10分钟）

s 7.3.2 CPU与外设的数据交换方式—中断方式（6分钟）

s 7.3.3 CPU与外设的数据交换方式—DMA方式（9分钟）